

บทที่ 7


วงจรรีควีนเซียล (Sequential Logic Circuit)

วัตถุประสงค์

- เพื่อให้มีความรู้และความเข้าใจเกี่ยวกับวงจรรีควีนเซียลและอุปกรณ์ที่ใช้ในวงจรรีควีนเซียล
- เพื่อให้สามารถใช้เครื่องมือสำหรับวิเคราะห์และออกแบบวงจรรีควีนเซียลได้


7.1 บทนำ

วงจรรีควีนเซียลทั้งหมดสามารถจะจัดแบ่งได้เป็น 2 ประเภท คือ วงจรคอมไบเนชันนอล และวงจรรีควีนเซียล ตามรูปที่ 7.1 ลักษณะของวงจรรีควีนเซียลคอมไบเนชันนอลนั้นสัญญาณเอาต์พุตจะขึ้นอยู่กับสัญญาณอินพุตเพียงอย่างเดียว แต่ลักษณะของวงจรรีควีนเซียลสัญญาณเอาต์พุตจะขึ้นอยู่กับสัญญาณอินพุต และค่าสัญญาณเอาต์พุตเดิม ในส่วนของวงจรรีควีนเซียลนี้ ยังแบ่งได้เป็น 2 ประเภทคือ หนึ่งวงจรรีควีนเซียล Synchronous หรือ Clock mode สองวงจรรีควีนเซียล Asynchronous ซึ่งจะกล่าวถึงรายละเอียดในบทต่อไป



รูปที่ 7-1 การจำแนกวงจรรีควีนเซียล


7.1.1 วงจรคอมไบเนชันนอล



รูปที่ 7-2 แผนผังบล็อกของวงจรรีควีนเซียลแบบคอมไบเนชันนอล

ตามรูปที่ 7-2 แสดงแผนผังบล็อกของวงจรลอจิกแบบคอมไบเนชันอล สัญญาณเอาต์พุต F_1, F_2, \dots, F_m ขึ้นอยู่กับสัญญาณอินพุต I_1, I_2, \dots, I_n คือ $F_1(I_1, I_2, \dots, I_n), \dots, F_m(I_1, I_2, \dots, I_n)$ โดยวงจรจะไม่มีเวลาหน่วง หลังจากที่ผ่านมาเวลาหน่วง $\Delta t_1, \Delta t_2, \dots, \Delta t_m$ จะได้เป็นสัญญาณเอาต์พุต f_1, f_2, \dots, f_m จะหมายถึงเวลาหน่วงของสัญญาณตั้งแต่ที่มีสัญญาณเข้าที่อินพุตจนกระทั่งปรากฏสัญญาณที่เอาต์พุต

7.1.2 วงจรซีแควนเชียล



รูปที่ 7-3 แผนผังบล็อกของวงจรซีแควนเชียล (ก) แบบซิงโครนัส (ข) แบบอะซิงโครนัส

วงจรลอจิกแบบซีแควนเชียลแบ่งออกเป็น 2 แบบ คือซิงโครนัสและอะซิงโครนัส โดยมี แผนผังบล็อกตามรูปที่ 7-3 จะเห็นได้ว่าสัญญาณเอาต์พุตจะเกิดจากสัญญาณอินพุตจากภายนอกกับสัญญาณเอาต์พุตเดิมที่ป้อนกลับมาในกรณีของวงจรแบบซิงโครนัสจะมีสัญญาณควบคุม (สัญญาณนาฬิกา) เป็นส่วนควบคุมอุปกรณ์ความจำให้ทำไปพร้อมๆกัน ส่วนวงจรแบบอะซิงโครนัสจะไม่ต้องใช้สัญญาณนาฬิกา

7.2 ฟลิปฟลอป (Flip-flop)


อุปกรณ์ความจำหรืออุปกรณ์ที่สามารถเก็บสถานะทางลอจิกได้ เป็นอุปกรณ์พื้นฐานสำหรับวงจรซีแควนเชียล อุปกรณ์พื้นฐานตัวนี้มีสถานะเพียง 2 สถานะต่างๆไปเรียกว่า “bistable หรือ Flip Flop”

7.2.1 ฟลิปฟลอปแบบ RS (RS Flip-flop)

ฟลิปฟลอปแบบ RS เป็นฟลิปฟลอปแบบที่ง่ายที่สุด ประกอบด้วยสัญญาณอินพุต R สัญญาณอินพุต S สัญญาณเอาต์พุต Q และ \bar{Q} สัญญาณอินพุต R มีหน้าที่ทำให้เอาต์พุต Q เป็น 0 และ สัญญาณอินพุต S มีหน้าที่ทำให้เอาต์พุต Q เป็น 1 ลักษณะของวงจรสร้างได้จากเกต NOR หรือเกต NAND ก็ได้ ดังรูปที่ 7-4 และ 7-5


รูปที่ 7-4 (ก) และ (ข) เป็นไดอะแกรมลอจิกหรือวงจรฟลิปฟลอปแบบ RS ที่สร้างจากเกต NOR รูป 7-4 (ค) เป็นสัญลักษณ์ของฟลิปฟลอปแบบ RS การทำงานของวงจรขึ้นอยู่กับสัญญาณอินพุต R และ S ถ้าสัญญาณใดสัญญาณหนึ่งเป็นลอจิก 1 สัญญาณนั้นจะเป็นตัวกำหนดค่าเอาต์พุต Q เช่นถ้า S เป็น 1 และ R เป็น 0 ก็เป็นการเซ็ต ให้เอาต์พุต Q เป็น 1 แต่ถ้า S เป็น 0 แล้ว R เป็น 1 จะเป็นการรีเซ็ตเอาต์พุต Q ให้เป็น 0

แต่ถ้าเป็น 0 ทั้งคู่ สัญญาณเอาต์พุต Q จะคงเดิมไม่เปลี่ยนแปลง สถานะนี้ใช้เป็นสถานะการจำข้อมูลของอุปกรณ์ เราใช้สถานะนี้สำหรับให้อุปกรณ์จดจำข้อมูลเดิม ส่วนสถานะสุดท้ายที่ R และ S เป็น 1 ทั้งคู่ เป็นสถานะที่จะไม่นำมาใช้งานเพราะการทำงานของวงจรจะไม่เหมือนกัน เมื่อเปลี่ยนเกตที่นำมาสร้างฟลิปฟลอป ดังนั้นจึงไม่สามารถจะทำนายการทำงานของวงจรได้ เงื่อนไขนี้เรียกว่า “Race condition” ไคอะแกรมเวลาและตารางการทำงานของวงจรแสดงอยู่ในรูปที่ 7-4 (ง) และ (จ) ตามลำดับ



รูปที่ 7-4 ฟลิปฟลอปแบบ RS สร้างจากเกต NOR


สำหรับฟลิปฟลอปแบบ RS ที่สร้างจากเกต NAND ก็มีการทำงานเช่นเดียวกับฟลิปฟลอปแบบ RS ที่สร้างจากเกต NOR แต่แตกต่างกันในสถานะเก็บข้อมูล กรณีที่ใช้เกต NAND สถานะที่ข้อมูลไม่เปลี่ยนแปลงเกิดเมื่ออินพุต R และ S เป็น 1 ทั้งคู่ ส่วนสถานะ Race จะเกิดเมื่ออินพุตเป็น 0 ทั้งคู่ ตามตารางการทำงานในรูปที่ 7-5 (จ)



รูปที่ 7-5 ฟลิปฟลอปแบบ RS สร้างจากเกต NAND

ฟลิปฟล็อปแบบ RS ชนิดมีสัญญาณนาฬิกาควบคุม


เนื่องจากในวงจรซีแควนเชียลจะใช้ฟลิปฟล็อป เป็นจำนวนมาก ดังนั้นเพื่อให้การทำงานของ ฟลิปฟล็อปทุกตัวทำงานประสานกันดีขึ้น จึงมีการเพิ่มสัญญาณควบคุมขึ้น สัญญาณนี้เรียกว่าสัญญาณนาฬิกา (clock) ตามรูปที่ 7-6 (ก) เป็นฟลิปฟล็อปแบบ RS ชนิดมีสัญญาณนาฬิกาควบคุมคือ CLK เมื่อสัญญาณอินพุต R และ S มีการเปลี่ยนแปลง สัญญาณเอาต์พุต Q ยังไม่เปลี่ยน จะรอจนกว่า สัญญาณนาฬิกาเป็น 1 ตามรูปที่ 7-6 (ข) ณ ช่วงเวลาที่ 1 ถึง 2 สัญญาณเอาต์พุต Q ไม่เปลี่ยนแปลงไม่ว่า CLK จะเป็น 0 หรือ 1 เพราะอินพุต R และ S เป็น 0 ทั้งคู่ เมื่อถึงเวลาดำแหน่งที่ 2 S เปลี่ยนจาก 0 ไปเป็น 1 ซึ่งเป็นการทำงานเซตเอาต์พุต แต่ขณะนี้ CLK ยังเป็น 0 อยู่ Q จึงยังไม่เปลี่ยนแปลง Q จะกลายเป็น 1 เมื่อ CLK เป็น 1 ตรงเวลาดำแหน่งที่ 3 และเช่นเดียวกับเวลาที่ 1 ตรงเวลาที่ 4 R และ S เป็น 0 ทั้งคู่ ฟลิปฟล็อปจึงอยู่ในสภาวะเก็บข้อมูล



รูปที่ 7-6 ฟลิปฟล็อปแบบ RS ชนิดมีสัญญาณนาฬิกาควบคุม

7.2.2 ฟลิปฟล็อปแบบ D (D Flip-flop)

เพื่อแก้ปัญหาสภาวะ Race ของฟลิปฟล็อปแบบ RS เมื่อปรับปรุงวงจรเป็นไปตามรูปที่ 7-7 (ก) ทำให้ R และ S ไม่มีโอกาสเป็น 0 พร้อมกัน สภาวะ race ก็ไม่เกิดขึ้น การทำงานของวงจร สัญญาณเอาต์พุต Q จะมีค่าเหมือนกับ D ตามตารางการทำงานในรูปที่ 7-7 (ข)




รูปที่ 7-7 ฟลิปฟล็อปแบบ D

ฟลิปฟล็อปแบบ D ชนิดมีสัญญาณนาฬิกาควบคุม

ในทำนองเดียวกับฟลิปฟล็อปแบบ RS เมื่อเพิ่มสัญญาณนาฬิกาควบคุม ทำให้เอาต์พุต Q ขึ้นอยู่กับอินพุต D แต่สัญญาณนาฬิกา CLK ต้องเป็น 1 ถ้าสัญญาณนาฬิกาเป็น 0 เอาต์พุต Q จะคงค่าเดิมไม่


เปลี่ยนแปลง จากไดอะแกรมเวลาในรูปที่ 7-8 (ค) ตำแหน่งที่ 1 5 และ 6 สัญญาณนาฬิกาเป็น 1 เมื่อ D เปลี่ยนแปลง Q จะเปลี่ยนตาม แต่ในตำแหน่งที่ 3 และ 4 สัญญาณนาฬิกาเป็น 0 สัญญาณ D จะเปลี่ยนไปอย่างไร Q ยังคงค่าเดิมตลอด จากการทำงานนี้เขียนเป็นตารางการทำงานได้ตามรูปที่ 7-8 (ง)



รูปที่ 7-8 ฟลิปฟลอปแบบ D ชนิดมีสัญญาณนาฬิกาควบคุม (ก) วงจร (ข) สัญลักษณ์

ฟลิปฟลอปแบบ D ชนิดควบคุมด้วยขอบของสัญญาณนาฬิกา

ถ้าต้องการให้สัญญาณนาฬิกาควบคุมการทำงานของฟลิปฟลอปแบบ D ในลักษณะที่เมื่อมีสัญญาณนาฬิกามา 1 ไซเคิลจะยอมให้เกิดการเปลี่ยนแปลงของ Q เพียง 1 ครั้ง วงจรฟลิปฟลอปตามรูปที่ 7-8 (ก) ไม่สามารถทำได้ ดังจะเห็นได้จากไดอะแกรมเวลาในรูปที่ 7-8 (ค) ตามตำแหน่งที่ 5 และ 6




รูปที่ 7-9 ฟลิปฟลอปแบบ D ชนิดควบคุมด้วยขอบของสัญญาณนาฬิกา (ก) วงจร (ข) สัญลักษณ์


การใช้วงจรตามรูปที่ 7-9 (ก) เมื่อเพิ่มวงจร RC เข้าไปในส่วนของสัญญาณนาฬิกา ด้วยคุณสมบัติของวงจร RC ทำให้สัญญาณนาฬิกาที่มีรูปร่างเป็นพัลส์กลายเป็นสัญญาณสไปค์ (Spike) ป้อนให้แก่อินพุตของเกต NAND ดังนั้นอินพุตของ NAND จะได้รับลอจิก 1 เพียงชั่วขณะ ในเวลาที่ CLK เปลี่ยนจากลอจิก 0 ไปเป็น 1 เท่านั้น เพราะว่าช่วงนี้เท่านั้นที่ระดับแรงดันของสไปค์ จะสูงพอที่มีค่าเป็น 1 ส่วนช่วงอื่นระดับแรงดันมีค่าต่ำ เป็นลอจิก 0 ดังนั้นในทุกๆ 1 ไซเคิลของสัญญาณนาฬิกาจะมีผลทำให้ Q เปลี่ยนแปลงค่าเพียง 1 ครั้งเท่านั้น การกระตุ้นการทำงานของฟลิปฟล็อปแบบนี้เรียกว่า การกระตุ้นด้วยขอบบวก (Positive Edge) แต่ถ้าเพิ่มเกต NOT เข้าที่ CLK ก่อนเข้าวงจร RC ก็จะเป็นการกระตุ้นด้วยขอบลบ (Negative Edge) คือช่วงที่สัญญาณเปลี่ยนจากลอจิก 1 ไปเป็น 0 สัญลักษณ์ ไตอะแกรมเวลา และตารางการทำงานแสดงอยู่ในรูปที่ 7-9 (ข) (ค) และ (ง) ตามลำดับ

ฟลิปฟล็อปแบบ D ชนิดมีสัญญาณควบคุมพรีเซตและเคลียร์ (Preset and Clear)

วงจรชนิดนี้เพิ่มสัญญาณควบคุมการเซตและการเคลียร์ ถ้าสัญญาณ Preset เป็น 0 และ Clear เป็น 1 จะทำให้ Q เป็น 1 โดยไม่สนใจว่า D กับ CLK จะเป็นอะไร ในทำนองเดียวกัน ถ้า Clear เป็น 0 และ Preset เป็น 1 จะทำให้ Q เป็น 0 โดยไม่สนใจว่า D กับ CLK จะเป็นอะไรเช่นกัน แต่ถ้าเป็น 1 ทั้งคู่ Q จะขึ้นอยู่กับ D



Preset	Clear	CLK	D	Q
0	0	X	X	*
0	1	X	X	1
1	0	X	X	0
1	1	0	X	NC
1	1	1	X	NC
1	1	↓	X	NC
1	1	↑	0	0
1	1	↑	1	1




รูปที่ 7-10 ฟลิปฟล็อปแบบ D ชนิดมีสัญญาณควบคุมพรีเซตและเคลียร์ (ก) วงจร (ข) ตารางการทำงาน และ (ค) สัญลักษณ์


และ CLK เหมือนกับฟลิปฟล็อปแบบ D ที่ได้กล่าวมาแล้ว สรุป Preset เป็นสัญญาณใช้ทำให้ Q เป็น 1 ทันที และ Clear ก็ใช้ทำให้ Q เป็น 0 ทันที ส่วนใหญ่จะใช้สัญญาณทั้งสองนี้สำหรับการกำหนดค่าเริ่มต้นให้กับฟลิปฟล็อปก่อนที่จะทำงานตามปกติ และการที่สัญญาณทั้งสองทำงานเมื่อได้รับโลจิก 0 จึงกล่าวได้ว่าสัญญาณ Preset และ Clear ทั้งสองนี้แอกทีฟ 0 ดังแสดงด้วยสัญลักษณ์ในรูป 7-10 (ค) ข้อควรระวังจะต้องไม่ให้ Preset และ Clear เป็น 0 พร้อมกันเพราะว่าไม่สามารถจะกำหนดได้ว่า Q จะเป็นอะไร

7.2.3 ฟลิปฟล็อปแบบ JK (JK Flip-flop)

ฟลิปฟล็อปแบบนี้การทำงานจะขึ้นอยู่กับเอาต์พุต Q อินพุต J K และ ขอบบวกของสัญญาณนาฬิกา CLK ถ้า CLK มีค่าเป็นโลจิก 1 หรือ 0 หรือ ขอบลบ ค่า Q จะคงค่าเดิมไม่ว่า J และ K จะเป็นอะไรก็ตาม แต่ถ้า CLK เป็น ขอบบวกการทำงานการทำงานจะขึ้นกับอินพุต J K และค่า Q เดิม เช่นถ้า J เป็น 1 และ K เป็น 0 จะเซ็ตฟลิปฟล็อป ทำให้ Q เป็น 1 แต่ถ้า J เป็น 0 และ K เป็น 1 จะเป็นการรีเซ็ตฟลิปฟล็อป ทำให้ Q เป็น 0 แต่ถ้า J เป็น 0 และ K เป็น 0 ฟลิปฟล็อปจะอยู่ในสภาวะจำค่าเดิม Q ไม่เปลี่ยน และถ้า J เป็น 1 และ K เป็น 1 ฟลิปฟล็อปจะอยู่ในสภาวะกลับตัว (Toggle) คือ Q จะเปลี่ยนเป็นค่าตรงข้ามกับค่าเดิม




(ก)



(ข)

CLK	J	K	Q
0	X	X	NC
1	X	X	NC
↓	X	X	NC
X	0	0	NC
↑	0	1	0
↑	1	0	1
↑	1	1	Toggle

(ง)




(ค)

รูปที่ 7-11 (ก) วงจรฟลิปฟล็อปแบบ JK (ข) ไตอะแกรมเวลา (ค)สัญลักษณ์ (ง) ตารางการทำงาน


การทำงานที่กล่าวถึงทั้งหมดนี้สามารถตรวจสอบการทำงานได้จากวงจร ไลดอะแกรมเวลา และตารางการทำงานในรูปที่ 7-11

อนึ่งการทำงานของฟลิปฟลอปในสภาวะกลับตัว คือ Q เปลี่ยนเป็นจากค่าเดิมเป็นค่าตรงข้ามนี้สามารถพิจารณาให้เป็นฟลิปฟลอปอีกแบบหนึ่งได้ เรียกว่า “ฟลิปฟลอปแบบ T (T Flip-flop)” ตามรูปที่ 7-12 (ก) เป็นฟลิปฟลอปแบบ T ที่สร้างจาก ฟลิปฟลอปแบบ D และรูปที่ 7-12 (ข) เป็นฟลิปฟลอปแบบ T ที่สร้างจากฟลิปฟลอปแบบ JK สำหรับสัญลักษณ์ของฟลิปฟลอปแบบ T อยู่ในรูปที่ 7-12 (ค)




รูปที่ 7-12 (ก) และ (ข) วงจรฟลิปฟลอปแบบ T (ค) สัญลักษณ์

ในรูปที่ 7-13 แสดงการดัดแปลงฟลิปฟลอปแบบ JK ให้มีการทำงานเหมือนกับฟลิปฟลอปแบบ D




รูปที่ 7-13 วงจรฟลิปฟลอปแบบ D ที่สร้างจากฟลิปฟลอปแบบ JK

ฟลิปฟลอปแบบ JK Master-Slave



PR	CLR	CLK	J	K	Q
0	0	X	X	X	*
0	1	X	X	X	1
1	0	X	X	X	0
1	1	X	0	0	NC
1	1		0	1	0
1	1		1	0	1
1	1		1	1	Toggle




(ข)

(ค)

รูปที่ 7-14 (ก)วงจรฟลิปฟลอปแบบ JK Master-Slave (ข) ตารางการทำงาน และ (ค) สัญลักษณ์

จากวงจรในรูปที่ 7-11 (ก) เมื่ออินพุต J และ K เป็น 1 ทั้งคู่ การทำงานของวงจรอยู่ในสภาวะกลับตัว Q จะเปลี่ยนค่าเป็นค่าตรงข้าม (คือจาก 1 กลายเป็น 0 หรือ จาก 0 กลายเป็น 1) ทุกครั้งที่มีสัญญาณนาฬิกา CLK มากระตุ้น ดังนั้นวงจรในรูปนี้จึงต้องใช้สัญญาณนาฬิกาที่กระตุ้นด้วยขอบ ไม่ว่าจะเป็นขอบบวกหรือขอบลบก็ตาม เพื่อว่าใน 1 ไซเคิลของสัญญาณนาฬิกาจะเกิดการกระตุ้นเพียงครั้งเดียว แต่ถ้าเอาวงจร R C ออก เพื่อให้เป็นการกระตุ้นด้วยระดับลอจิก (1 หรือ 0 ก็ได้) การทำงานจะเกิดอาการที่เรียกว่าสัญญาณวิ่ง (Racing) คือสัญญาณจะเปลี่ยนค่าตลอดเวลาที่สัญญาณนาฬิกาเป็นระดับที่วงจรทำงานได้ ดังนั้นเพื่อแก้ปัญหานี้ จึงเปลี่ยนแปลงวงจรฟลิปฟล็อปแบบ JK เป็นฟลิปฟล็อปแบบ JK ชนิด Master-Slave ดังรูปที่ 7-14 (ก) วงจรแบบนี้การทำงานในแต่ละครั้งต้องใช้สัญญาณครบ 1 ไซเคิล คือต้องมีทั้งระดับลอจิก 1 และ 0 โดยชุด master ที่มีอินพุตเป็น JK และเอาท์พุตเป็น RS จะทำงานได้ต้องใช้การกระตุ้นด้วยระดับลอจิก 1 ของ CLK ส่วนชุด slave ที่มีอินพุตเป็น RS และเอาท์พุตเป็น Q จะทำงานได้ต้องใช้การกระตุ้นด้วยระดับลอจิก 0 ของ CLK ดังนั้นถึงแม้ว่าสัญญาณ Q ถูกป้อนกลับไปยังอินพุตด้าน JK ก็จะไม่เกิดการทำงานขึ้นเพราะว่าในขณะที่ชุด slave ทำงาน CLK เป็น 0 ต้องรอให้ CLK เป็น 1 ชุด master จึงจะทำงานได้ ซึ่งเมื่อถึงตอนนั้นชุด slave ก็จะหยุดทำงานบ้าง เมื่อเป็นเช่นนี้ก็ไม่มีเกิดการวิ่งของสัญญาณขึ้น

กล่าวโดยสรุปแล้วการทำงานของฟลิปฟล็อปส่วนใหญ่ถูกควบคุมด้วยสัญญาณนาฬิกา การกระตุ้นของสัญญาณนาฬิกามี 4 ชนิดคือ กระตุ้นด้วยระดับลอจิก 2 ชนิด 0 กับ 1 และกระตุ้นด้วยขอบ 2 ชนิด ขอบบวกกับขอบลบ นอกจากนี้ยังมีสัญญาณควบคุมพีรีเซ็ทและเคลียร์เพื่อใช้กำหนดสถานะเริ่มการทำงาน การกระตุ้นของสัญญาณทั้งสองนี้มี 2 ชนิดคือ ลอจิก 0 และ 1 ตามตัวอย่างสัญลักษณ์ที่แสดงอยู่ในรูปที่ 7-15 นี้



รูปที่ 7-15 สัญลักษณ์ฟลิปฟล็อปแบบต่างๆ

- (ก) สัญญาณนาฬิกากระตุ้นด้วยระดับลอจิก 1
- (ข) สัญญาณนาฬิกากระตุ้นด้วยระดับลอจิก 0
- (ค) สัญญาณนาฬิกากระตุ้นด้วยขอบบวก
- (ง) สัญญาณนาฬิกากระตุ้นด้วยขอบลบ
- (จ) สัญญาณควบคุมพีรีเซ็ทและเคลียร์ทำงานด้วยลอจิก 0
- (ฉ) สัญญาณควบคุมพีรีเซ็ทและเคลียร์ทำงานด้วยลอจิก 1

7.3 เครื่องมือ

เนื่องจากการทำงานของวงจรซีควีนเชียลนั้น สัญญาณเอาต์พุตจะขึ้นอยู่กับสัญญาณอินพุต และค่าเอาต์พุตเดิม ดังนั้นเครื่องมือที่ใช้ในการวิเคราะห์และออกแบบจึงแตกต่างจากเครื่องมือที่ใช้ในวงจรคอมไบเนชันนอล เครื่องมือที่ใช้วิเคราะห์และออกแบบมีอยู่ด้วยกันหลายตัว เช่น Circuit Delay model Characteristic equation Characteristic หรือ present state (PS) / next state(NS) table สเตทไดอะแกรม และผังคาร์โนห์ (Karnaugh map) เป็นต้น

7.3.3 Circuit Delay Model

จากรูปที่ 7-4 (ก) วงจรฟลิปฟล็อปแบบ RS ใช้เกต NOR เอาต์พุต Q จะเป็น 1 เมื่อ อินพุต S = 1 และ R = 0 และ Q จะเปลี่ยนเป็น 0 เมื่ออินพุต S = 0 และ R = 1 ถ้าต้องการหาสมการที่ใช้อธิบายพฤติกรรมของวงจร ต้องหาสมการ Q กำหนดให้ $X = \bar{Q}$

$$Q = \overline{(R + X)}$$

$$X = \overline{(S + Q)}$$

เมื่อแทนค่า X จะได้เป็น


$$Q = \overline{(R + (S + Q))} \quad (7.1)$$

ตามสมการที่ (7.1) นี้ปรากฏว่ามี Q อยู่ทั้งสองข้างของสมการ จึงไม่สามารถใช้สมการนี้ในการหาค่า Q ได้ ดังนั้นวงจรในรูปที่ 7-4 (ก) จึงไม่สามารถใช้หาสมการบูลีนของฟลิปฟล็อปได้

วงจรในรูปที่ 7-16 เป็นวงจรฟลิปฟล็อปแบบ RS ที่เพิ่มค่าเวลาหน่วงของวงจร Δt ลงในวงจร และกำหนดชื่อสัญญาณใหม่ให้ q เป็นสถานะเอาต์พุตปัจจุบัน (present state output signal) และ Q เป็นสถานะใหม่ที่จะเกิดขึ้นหลังจากมีการเปลี่ยนแปลงสัญญาณใดๆในวงจร หรือหลังจากวงจรถูกกระตุ้นให้ทำงานด้วยสัญญาณนาฬิกา เรียกว่า “next state output signal” บางครั้งก็เรียก Q ว่าเป็น “excitation input signal” เพราะว่า Q เป็นอินพุตของบล็อก Δt (Delay) ความสัมพันธ์ของ q กับ Q ก็คือ

$$q = Q \text{ เมื่อเวลาผ่านไป } \Delta t$$

การเขียนวงจรแบบนี้เรียกว่า Circuit delay Model ของ S-R NOR Latch



รูปที่ 7-16 Circuit delay Model ของ S-R NOR Latch

7.3.4 Characteristic Equation

สัญญาณ Q สามารถเขียนเป็นฟังก์ชันของ S, R และ q ได้เหมือนกับการเขียนฟังก์ชันวงจรคอมไบเนชัน ดังนี้

$$Q = \overline{(R+X)} = \overline{(R+(\overline{S+q}))} \quad (7.2)$$

$$Q = \overline{R} \cdot (S+q) = \overline{R} \cdot S + \overline{R} \cdot q \quad (7.3)$$

ฟังก์ชันบูลีนตามสมการที่ (7.3) เรียกว่า “Characteristic Equation” สมการนี้เป็น Sequential Logic function และเมื่อพิจารณาจากสมการ สามารถกล่าวได้อย่างง่าย ๆ ว่า ค่าของ Q (next state) เป็นฟังก์ชันของอินพุต S R และ ค่าเอาต์พุต q (ค่าเดิมของเอาต์พุต) สำหรับ Characteristic Equation ของฟลิปฟล็อปแบบอื่นๆ ก็สามารถหาได้เป็น

$$\text{ฟลิปฟล็อปแบบ D} \quad Q = D \quad (7.4)$$

$$\text{ฟลิปฟล็อปแบบ JK} \quad Q = J \cdot \overline{q} + \overline{K} \cdot q \quad (7.5)$$

$$\text{ฟลิปฟล็อปแบบ T} \quad Q = \overline{q} \cdot T + q \cdot \overline{T} \quad (7.6)$$

7.3.5 Present State/Next State Table


สมการ (7.3) สามารถเขียนเป็นตารางความจริงได้ดังนี้

ตารางที่ 7-1 ตาราง PS/NS

q	S	R	Q	x(หลังจาก Δt)	สถานะ
0	0	0	0	1	เสถียร
0	0	1	0	1	เสถียร
0	1	0	1	0	ไม่เสถียร*
0	1	1	0	0	เสถียร
1	0	0	1	0	เสถียร
1	0	1	0	1	ไม่เสถียร*
1	1	0	1	0	เสถียร
1	1	1	0	0	ไม่เสถียร*

ตารางที่ 7-1 นี้เรียกว่า “ตาราง present state / Next state table (หรือ PS / NS table)” ตามตารางเมื่อให้ q, S และ R เป็นสัญญาณอินพุตและ Q เป็นสัญญาณเอาต์พุต การพิจารณาก็จะเหมือนกันตารางความจริงแบบต่างๆไป แต่มีข้อมูลที่ต้องพิจารณาเป็นพิเศษก็คือ เอาต์พุต Q ถ้า Q มีลอจิกเหมือนกับอินพุต q แสดงว่าวงจรอยู่ในสถานะเสถียร (Stable State) คือ q จะไม่เปลี่ยนแปลงหลังจากเวลาผ่านไป Δt ส่วนในอีกกรณีหนึ่ง Q ไม่ตรงกับ q แสดงว่าวงจรไม่อยู่ในสถานะเสถียร (unstable state) เพราะว่า q จะเปลี่ยนแปลงไปเมื่อเวลาผ่านไป Δt สังเกตสัญญาณเอาต์พุต x จะตรงกันข้ามกับสัญญาณ Q เสมอยกเว้นในกรณีที่ S = 1, R = 1 จะได้เอาต์พุต X = Q เป็นกรณีที่ต้องหลีกเลี่ยงอย่าให้เกิด สาเหตุที่เป็นเช่นนี้ถ้าสังเกตจากวงจรจะเห็นได้ง่ายๆ คือทั้งอินพุต S และ R ต่างก็พยายามจะ เช็ต และ รีเช็ต เอาต์พุต Q ด้วยกัน ซึ่งเป็นการทำงานที่ไม่ควรเกิดขึ้น


7.3.6 สเตตไดอะแกรม (State Diagram)



รูปที่ 7-17 สเตตไดอะแกรมของฟลิปฟล็อปแบบ RS ชนิดเกต NOR

สเตตไดอะแกรมเป็นวิธีการอธิบายการทำงานของวงจรซึ่งเชื่อมด้วยวิธีทางกราฟ ตามรูปที่ 7-17 เป็นสเตตไดอะแกรมของฟลิปฟล็อปแบบ RS ชนิดเกต NOR วงกลมจะแทนสถานะเอาต์พุตของวงจร เรียกว่าสเตต ตามตารางที่ 7-1 ค่าเอาต์พุต Q มี 2 ค่าคือ 0 ให้ชื่อว่าสเตต a และค่า Q เท่ากับ 1 ให้ชื่อว่าสเตต b ลูกศรแทนการเปลี่ยนสถานะเอาต์พุตจากสถานะปัจจุบันไปยังสถานะใหม่ โดยจะเขียนค่าของอินพุตกำกับด้วย เช่นถ้าปัจจุบันวงจรอยู่ที่สเตต a แล้วอินพุต S = 0 และ R = 1 สถานะใหม่ก็ยังคงเป็น a แต่ถ้า S = 1 และ R = 0 สถานะใหม่จะเป็น b คือ Q เป็น 1

7.3.7 ผังคาร์โนห์ (Karnaugh Map)



รูปที่ 7-18 แสดงผังคาร์โนห์ของฟลิปฟล็อปแบบ RS ชนิดเกต NOR

ผังคาร์โนห์เป็นผังที่เขียนมาจากตาราง PS/NS โดยให้ด้านแนวนอนเป็นค่าสถานะปัจจุบัน q และแนวตั้งเป็นค่าอินพุต RS ค่าในตารางจะแสดงผลลัพธ์ของ Q เช่นในขณะที่ S = 1 R = 0 และ q = 0 จะได้ Q = 1 ตามรูปที่ 7-18 (ก) แสดงการเขียนผังคาร์โนห์ของฟลิปฟล็อปแบบ RS ชนิดเกต NOR ส่วนในรูปที่ 7-18 (ข) แสดงการเขียนผังคาร์โนห์ โดยเน้นสถานะที่วงจรเสถียร เช่นเมื่อ q = 0 R = 0 และ S = 0 ได้ค่า Q เป็น 0 อยู่ในสถานะเสถียร แต่ถ้าเปลี่ยน S จาก 0 ให้กลายเป็น 1 ค่า Q จะกลายเป็น 1 ซึ่งเป็นสถานะไม่เสถียร (ช่อง [1]) เมื่อเวลาผ่านไป Δt ค่า q จะเปลี่ยนจาก 0 กลายเป็น 1 สถานะวงจรจะลงมาอยู่ช่อง [2] เป็นสถานะเสถียร ค่าที่ขีดเส้นใต้ผังแสดงสถานะวงจรที่เสถียร

7.3 การลดสถานะ (State Reduction)

การลดสถานะ มีจุดมุ่งหมายเช่นเดียวกับการลดทอนฟังก์ชันบูลีน คือต้องการลดความซับซ้อนของวงจรลง เมื่อจำนวนสถานะลดลง จำนวนอุปกรณ์ที่ใช้ในวงจรก็ลดลง และอาจทำให้จำนวนฟลิปฟล็อปที่ใช้ในวงจรลดลงด้วย สถานะที่จะลดได้ต้องเป็นสถานะที่มีคุณสมบัติเทียบเท่ากัน (Equivalent State) ซึ่งต้องมีคุณสมบัติดังต่อไปนี้

ถ้าให้ a และ b เป็น PS (Present State) และมี A, B เป็น NS (Next State) ตามลำดับ a และ b เทียบเท่ากัน (Equivalent) กันเมื่อทุกๆ ค่าอินพุตทำให้

(ก) เอาท์พุทของ a และ b เหมือนกัน

(ข) Next State A และ B เทียบเท่ากัน

ถ้ามีสถานะที่เทียบเท่ากันหลายสถานะ สามารถตัดสถานะนั้นออกให้เหลือเพียงสถานะเดียวได้ โดยไม่ทำให้การทำงานของวงจรเปลี่ยนไป การลดสถานะมีหลายวิธี การใช้ตารางอิมพลีเคชัน (Implication Table) เป็นวิธีที่มีขั้นตอนที่เข้าใจง่าย ดังตัวอย่างต่อไปนี้

ตัวอย่างที่ 7.1 จากตารางสถานะ ต่อไปนี้จึงลดทอน

PS \ X	0	1
a	c/1	a/0
b	c/1	e/0
c	b/1	e/0
d	d/0	b/1
e	e/0	a/1

NS/Output

ขั้นที่ 1 เขียนตารางอิมพลีเคชัน โดยใช้ สถานะ PS ใส่ลงในแนวนอนและแนวตั้ง โดยแนวนอนเริ่มจากซ้ายไปขวา เขียนเรียงจาก a ไปเรื่อยๆ จนถึงสถานะสุดท้าย คือ a ถึง d และแนวตั้งก็ใช้จากบนลงล่างเขียนเรียงจาก b จนถึงสถานะสุดท้าย คือ b ถึง e ตารางนี้จะแทน State แต่ละคู่ที่เท่าเทียมกัน

b				
c				
d				
e				
	a	b	c	d

ขั้นที่ 2 กากบาท X ลงบนคู่สถานะที่ให้เอาท์พุทไม่เท่ากัน

b				
c				
d	X	X	X	
e	X	X	X	
	a	b	c	d

ช่องที่ไม่ได้กากบาทคือคู่สถานะที่มีคุณสมบัติตามข้อ 1)

ขั้นที่ 3 ในช่องที่ว่างให้พิจารณา Next State ของคู่ State นั้นถ้า Next State ไม่เหมือนกับ Present State และไม่เหมือนกันทั้งคู่ให้นำ Next State มาเติมลงในช่องว่างของคู่นั้น เช่น

คู่ ab มี NS เป็น C กับ C ซึ่งซ้ำกันและ A กับ E ไม่ซ้ำกันและไม่ตรงกับ PS ab ดังนั้นเติม AE ลงในช่อง AB

คู่ ac มี NS เป็น B กับ C และ A กับ E ไม่ซ้ำกันและไม่ตรงกับ PS ac ดังนั้นเติม BC และ AE ลงในช่อง ac

คู่ bc มี NS เป็น C กับ B ซึ่งเหมือนกับ PS และ E กับ E ซึ่งซ้ำกันดังนั้นช่อง bc ไม่ต้องเติมอะไร

คู่ de มี NS เป็น D กับ E ซึ่งเหมือนกับ PS และ A กับ B ไม่ซ้ำกันและไม่ตรงกับ PS ดังนั้นเติม AB ลงในช่อง de


b	AE			
c	BC AE			
d	X	X	X	
e	X	X	X	AB
	a	b	c	d

ขั้นที่ 4 จากค่า NS ที่เติมลงในตาราง ให้พิจารณาว่า NS แต่ละคู่นั้น เมื่อเป็น PS จะตัดเทียมกันหรือไม่ โดยดูจากคู่ PS ถ้าคู่ใดถูกกากบาทไว้แล้ว แสดงว่า NS คู่นั้นไม่เท่ากันให้กากบาท NS คู่นั้นด้วย (/) แล้วพิจารณาด้วยว่าช่องที่กานี้มี PS เป็นอะไร ซึ่งจะทำให้ PS คู่นี้เมื่อพิจารณาเป็น NS ไม่เท่ากันต่อไปด้วย

คู่ ae ไม่ตัดเทียมกัน ทำให้คู่นี้ไม่ตัดเทียมด้วย


b	AE			
c	BC AE			
d	X	X	X	
e	X	X	X	AB
	a	b	c	d

ขั้นที่ 5 นำค่า PS มาเขียน Equivalent Partition โดยนำค่า PS ในแนวนอนมาเขียนเรียงในแนวตั้ง โดยยกเว้น State สุดท้ายแล้วพิจารณาคู่ PS ในตารางจากช่องขวาไปทางซ้ายถ้ามีช่องใดไม่ถูกกากบาทให้ยกคู่ PS ของช่องนั้นมาเขียนดังนี้



ดังนั้นคู่ BC เท่ากัน สภาวะจึงเหลือ (A) (BC) (D) (E) สภาวะ B และ C เหลือเพียงสภาวะเดียว


ตัวอย่างที่ 7.2 จากตารางสถานะในรูปที่ 7-19 (ก) จงลดทอนสถานะ



รูปที่ 7-19 (ก) ตารางสถานะ (ข) ตารางอิมพลีเคชัน (ค) Equivalent Partition

สถานะทั้งหมด (AD) (BE) (CF) (G) (H)

ตัวอย่างที่ 7.3 จากตารางสถานะในรูปที่ 7-20 (ก) จงลดทอนสถานะ




รูปที่ 7-20 (ก) ตารางสถานะ (ข) ตารางอิมพลีเคชัน (ค) Equivalent Partition

แบบฝึกหัด

1. จงเติมสถานะเอาต์พุตของฟลิปฟล็อปให้สมบูรณ์



1.1 ฟลิปฟล็อปแบบ JK



CLK	PR	CLR	J	K	Q
0	1	1	0	0	0
1	0	1	0	1	
1	1	1	0	1	
	1	1	0	1	
	1	1	1	0	



รูปที่ 7-21

1.2 ฟลิปฟล็อปแบบ JK




รูปที่ 7-22

1.3 ฟลิปฟล็อปแบบ D




รูปที่ 7-23

2. จงเขียนไดอะแกรมเวลาของจุด A และ B เมื่อเทียบกับสัญญาณนาฬิกา CLK



รูปที่ 7-24

3. จากวงจรในรูปที่ 7-25
 ถ้า LOAD = 0 หลังจากมีสัญญาณ CLK มากระตุ้น (CLK = 1) Q3 Q2 Q1 Q0 =
 ถ้า LOAD = 1 หลังจากมีสัญญาณ CLK มากระตุ้น (CLK = 1) Q3 Q2 Q1 Q0 =



รูปที่ 7-25

4. จงเขียน ตาราง PS/NS เสดทโคอะแกรม และผังคาร์โนห์ของฟลิปฟลอปต่อไปนี้
 4.1 ฟลิปฟลอปแบบ D ในรูปที่ 7-9
 4.2 ฟลิปฟลอปแบบ JK ในรูปที่ 7-14
5. จงลดสภาวะของตารางสภาวะในรูปที่ 7-26 และ รูปที่ 7-27

Present State	Next State/Output z	
	input x = 0	input x = 1
a	D/0	B/1
b	F/0	F/0
c	H/1	F/0
d	A/1	H/0
e	C/0	D/1
f	G/0	D/1
g	B/1	E/0
h	F/0	E/0

รูปที่ 7-26

Present State	Next State/Output z	
	input x = 0	input x = 1
a	B/0	C/0
b	C/0	A/0
c	G/0	D/0
d	F/0	G/1
e	B/0	C/0
f	G/0	H/0
g	C/0	A/0
h	A/0	E/0

รูปที่ 7-27